74シリーズの変り種（その2）

昨日に引き続き74シリーズの変り種をお送りします。

念のため初回の注意事項を繰り返しておきます。

74S124

これはVCO（Voltage Controlled Oscillator）という入力電圧で周波数を制御する発振器、純粋なロジック回路ではありません。改良版に74LS324～74LS327, 74LS624～74LS629などがあります。

他にアナログ要素を含むものには74121～74123, 74LS422～74LS423の単安定マルチバイブレータなどがあります。

74ALS229

16×5bitのFIFO（First-In First-Out）メモリです。

幅5ビットというのがいかにも半端ですね。幅方向は必要なだけ並べて拡張が可能ですが、深さ方向は拡張不能です。

74284, 74285

74284と74285は4bit×4bitの乗算器です。

284と285でどこが違うかというと、4bit×4bitの積 8bitのうち上位4ビットを74284・下位4ビットを74285が担当しています。2つに分けない方が効率が良いと思うのですが何故分けたのでしょう? すぐ思いつくのは次の2つです。

1. ピン数を増やしたくなかった
2. 集積度の問題

まずピン数ですが、74284, 74285はそれぞれ16ピンです。出力以外のピンはすべて共通なので1つにできれば20ピンで済むはずです。もしこれが24ピンとなると600mil幅になる可能性が高く避けたい気持ちもわかるのですが...

次に集積度の問題について考えて見ます。上4ビットを求めるためには下からの桁上げ信号が必要です。ところが74284と74285の間にそのような接続はありません。74285は下4ビットを計算する、74284は下4ビットについては桁上げのみ計算して上4ビットを求める、という分割はできなくはありませんが無駄が多くなります。

どういうことなのでしょう?

実は一つ合理的な仮説が考えられます。

それは74284と74285は乗算結果が書き込まれたROMであるというものです。4bit×4bit=8bitのテーブルは256×4bitのROM 2つにちょうど収まります。

74S287

74S287は256×4bitのROMです。バイポーラデバイスなので当然ヒューズROM、書き換えはできません。

アクセスタイムは50ns以下なのでアドレスデコーダなどにPLD代わりとして用いられることもありました。ゲートの遅延時間よりは遅いのですが、複雑なデコードのためにゲートを何段も重ねるよりは有利だからです。

さて、これちょうど上記の74284, 74285とビット構成が一緒ですね。型番も近いです。

それでピン配置を比較してみると、そっくりだったりします。これ以上確認しようがないのですが...

（つづく）