You are here

SBC6303がM5L2764Kで動かなかった件


テーマ:

カテゴリー:

74LS573と水晶がまだこないのでMC6803の確認はまだ保留ですが、先にM5L2764Kで動かなかった件を考察してみます。

まずは電圧レベルについてです。

ROMの入力についてはCMOS⇒NMOSなので問題ないとは思いますが...

信号 VOL VOH VIL VIH
A0A7 TC74HC573AP 0.33 4.63 0.8 2.0 M5L2764K
A8A12 HD63A03RP 0.55 2.4 0.8 2.0 M5L2764K
CE TC74HCT138AP 0.36 4.59 0.8 2.0 M5L2764K
OE SN74HC00N 0.33 4.34 0.8 2.0 M5L2764K

これは全温度範囲、VOL,VOHについては最大負荷での値です。74HCについては5Vでの値の記載がなかったので5V相当に換算しています。

これを見ると特に問題はなさそうです。

HD63A03RPのVOHがこんなに低くては74HCではマズいのではと思うかもしれませんが、これはIOH=-200µAでの値なので問題ありません。相手が74HCならIOHはせいぜい-1µA程度なのでVOHは4V以上になります。
ただCMOSとTTLを両方接続すると問題が発生するかもしれません。

次はROMの出力です。

信号 VOL VOH VIL VIH
D0D7 M5L2764K 0.45 2.4 0.8 2.0 HD63C03RP

こちらも問題ありません。

それではアクセスタイムの問題でしょうか。

クロック1.5MHzでMultiplexed Busの場合、HD63A03Rの要求するPeripheral Read Access Time tACCMは395nsです。これはアドレス確定からデータ確定までの時間で、74HC573はTransparent LatchですからASの立下りタイミングを考慮する必要はありません。

CEはアドレス確定から最大28ns(74HCT138の遅延)遅れます。CEからデータ確定までは395 - 28 = 367nsあります。

OEEの立ち上がりから最大23ns(74HC00の遅延)遅れます。Eの立ち上がりからデータ確定まではPWEH - tDSW = 240nsありますから、OEからアドレス確定まで240 - 23 = 220nsあります。

一方M5L2764KのAC特性から関係部分を抜粋すると以下のようになります。

Symbol Parameter Min Max Unit
ta(AD) Address to output delay 250 ns
ta(CE) CE to output delay 250 ns
ta(OE) Output enable to output delay 10 100 ns

これも十分な余裕があることがわかります。実際にはクロックは1.2288MHzなのでさらに余裕ありますね。

これだととてもM5L2764Kの個体差では説明がつきません。この2つのROMはどこが異なっているのでしょう? 謎が深まってしまいました。

参考文献・関連図書: 
TC74HC573AP,TC74HC573AFデータシート, Toshiba.
M5L2764K,-2データシート, Mitsubishi Electric.
HD6303R,HD63A03R,HD63B03Rデータシート, Hitachi.
TC74HCT138AP,TC74HCT138AFデータシート, Toshiba.
SN54HC00,SN74HC00データシート, Texas Instruments.

Add new comment

Plain text

  • No HTML tags allowed.
  • Web page addresses and e-mail addresses turn into links automatically.
  • Lines and paragraphs break automatically.
※ コメントは原則公開です。個別のご相談などは「ご意見・ご要望」からお願いします。