Casio OR-208

2017-06-09 21:10 — asano

テーマ

出土品

カテゴリー

パソコン

HC-88のコネクタ編の続きを予定していましたが、ACアダプタの捜索中に見つけたカートリッジを先に紹介したいと思います。

OR-208 表面
カシオ製のMSX用8kB増設RAMカートリッジ OR-208です。

MSXのメモリは16kBを単位として管理されているので8kBというのは特殊なもので、8kBしか搭載していないPV-7などを16kBまで拡張する専用となります。「ご注意」に書かれているのはそういうことです。

私のPV-7は本体を改造して8kB⇒32kBにしていたので、不要になったはずです。

OR-208 裏面
裏面、この2本のネジで開けられます。

基板表面
基板の表面です。

左側に2つあるHM48416AP-15は16k×4bitのDRAM、2つで16kBのRAMを構成しています。あれっ、これは確か8kBのカートリッジでしたよね。DRAMで8kBのメモリは構成しづらい（4k×1bitのものを16個使うしかないと思います）ので16kB分のRAMを積んで半分を殺しているのでしょう。あるいはPV-7本体と同様に8k×8bitの擬似SRAM（μPD4168など）を使う手もあります。

中央にあるM74LS157Pはデータセレクタ、アドレスのマルチプレクサと思われます。残りのM74LS04P,M74LS10P,M74LS74APもやはりDRAM制御用でしょう。ディレーラインもRC積分回路も無しでDRAMタイミング作っていますね。

右端のハンダが盛ってあるところは何かの切替です。一番可能性の高そうなのは8kBと16kBの切り替えでしょうか、せっかく16kB分あるのですから。

ところでこの基板、両面ではあるのですが部品の取り付け穴は表側にランドがありません。白っぽく見えるランドで表裏を繋いでいるようですがどうなっているのでしょう? 普通のスルーホールとは違うみたいなのですが。
あとカードエッジのところを見るとベーク基板みたいです。

基板裏面
裏面、なんかイモハンダっぽく見えるところもあります。

16kx4のDRAMのA7ピンの使い道

こんにちは。この頃使われていた16kx4の64kのDRAMのデータシート見ると、アドレス線がA0-A7まであるのが不思議でなりません。
16k空間なのでアドレス線は14本の半分で7本で済むハズですがなぜ8本あるのか不思議です。この辺りの情報をご存じないでしょうか？

返信

Re: 16kx4のDRAMのA7ピンの使い道

データシート、必読ですよね！アドレス線が8本必要な理由も書かれています。

「TMS4416 datasheet」でググって出てきたデータシートを確認すると、
"Fourteen address bits are required to decode 1 of 16,384 storage locations.
Eight row-address bits are set up on pins A0 through A7
and latched onto the chip by the row-address strobe (RAS).
Then the six column-address bits are set up on pins A1 through A6
and latched onto the chip by the column-address strobe (CAS)."
と書かれています。つまり内部構成はRow 7bit x Column 7bit x 4bitではなく
ロウアドレスがA0-A7の8bit、カラムアドレスがA1-A6の6bitの
256row x 64column x 4bit構成だからアドレス線は8本必要、ということですね。