最低クロック周波数 500kHz の理由 聞いた話真偽のほどは明らかでないのですが。 レジスタなど保持部分が「ダイナミック構造」なのでリフレッシュタイミングが必要なのだとか。 (SRAM構造よりチップ占有面積を節約できるので) Reply
最低クロック周波数 500kHz の理由
聞いた話真偽のほどは明らかでないのですが。
レジスタなど保持部分が「ダイナミック構造」なのでリフレッシュタイミングが必要なのだとか。
(SRAM構造よりチップ占有面積を節約できるので)